中科院自動(dòng)化所國(guó)家專用集成電路設(shè)計(jì)工程技術(shù)研究中心長(zhǎng)期專注于高性能數(shù)字信號(hào)處理器(DSP)芯片以及衛(wèi)星導(dǎo)航關(guān)鍵元器件等產(chǎn)品的設(shè)計(jì)與開(kāi)發(fā)。中心在特種高性能集成電路以及衛(wèi)星導(dǎo)航應(yīng)用關(guān)鍵元器件方面累計(jì)承擔(dān)了近百項(xiàng)國(guó)家重點(diǎn)項(xiàng)目的研制任務(wù)，承擔(dān)任務(wù)數(shù)、完成項(xiàng)目數(shù)、銷售額等指標(biāo)每年均實(shí)現(xiàn)高速增長(zhǎng)，在特種行業(yè)高性能集成電路領(lǐng)域排名前列。形成了在高性能數(shù)字信號(hào)處理器芯片、基帶信號(hào)處理器、射頻信號(hào)處理器、數(shù)字電視專用芯片等方面完全自主可控的產(chǎn)品，并已在相關(guān)領(lǐng)域得到較多應(yīng)用，所研制產(chǎn)品獲得 “國(guó)家科技進(jìn)步二等獎(jiǎng)”。中心因業(yè)務(wù)發(fā)展需要，現(xiàn)招聘以下科研崗位：
一、招聘崗位
崗位1：微處理器前端設(shè)計(jì)工程師(2-3名)
崗位職責(zé)：
1、使用Verilog/SystemVerilog進(jìn)行芯片前端設(shè)計(jì);
2、使用EDA工具進(jìn)行芯片仿真驗(yàn)證;
3、配合測(cè)試環(huán)境的簡(jiǎn)單C程序的開(kāi)發(fā);
4、基于FPGA平臺(tái)的芯片驗(yàn)證環(huán)境調(diào)試。
崗位要求：
1、電子、計(jì)算機(jī)、集成電路設(shè)計(jì)等相關(guān)專業(yè)，碩士及以上學(xué)歷;
2、熟悉微處理器的體系結(jié)構(gòu)，學(xué)習(xí)過(guò)集成電路設(shè)計(jì)相關(guān)課程，熟悉ASIC開(kāi)發(fā)流程;
3、熟悉時(shí)序分析原理，能夠使用DC、PT等EDA工具，開(kāi)發(fā)相關(guān)腳本;
4、有過(guò)處理器、SOC或IP開(kāi)發(fā)經(jīng)驗(yàn)，如有流片經(jīng)歷尤佳;
5、熟練掌握Verilog、SystemVerilog、C、perl等語(yǔ)言;
6、具有較強(qiáng)的邏輯分析能力、學(xué)習(xí)能力;
7、熱愛(ài)技術(shù)，工作細(xì)致，吃苦耐勞，擁有奉獻(xiàn)精神;
8、良好溝通交流能力和團(tuán)隊(duì)合作精神。
崗位2：微處理器驗(yàn)證工程師(1-2名)
崗位職責(zé)：
1、參予高性能信號(hào)處理器SOC系統(tǒng)平臺(tái)的驗(yàn)證工作;
2、負(fù)責(zé)為復(fù)雜SOC系統(tǒng)搭建基于UVM和SystemVerilog的驗(yàn)證平臺(tái);
3、負(fù)責(zé)驗(yàn)證的需求分析與計(jì)劃，設(shè)計(jì)各覆蓋率目標(biāo)與驗(yàn)證報(bào)告系統(tǒng);
4、負(fù)責(zé)協(xié)調(diào)測(cè)試?yán)拥拈_(kāi)發(fā)與調(diào)試。
崗位要求：
1、電子、計(jì)算機(jī)、集成電路設(shè)計(jì)等相關(guān)專業(yè)，碩士及以上學(xué)歷;
2、熟悉基于UVM/OVM的驗(yàn)證方法學(xué)，具有相關(guān)項(xiàng)目經(jīng)驗(yàn);
3、要求具有處理器、SOC或IP模塊的驗(yàn)證經(jīng)驗(yàn);
4、熟悉SystemVerilog，Verilog，C/C++，Perl等語(yǔ)言;
5、熱愛(ài)技術(shù)，工作細(xì)致，吃苦耐勞，擁有奉獻(xiàn)精神;
6、良好的溝通交流能力和團(tuán)隊(duì)合作精神。
二、聘用待遇
1、應(yīng)屆碩士可解決北京戶口，并與研究所簽訂所級(jí)項(xiàng)目聘用合同;
2、應(yīng)屆博士可解決戶口及事業(yè)編制;
3、提供有競(jìng)爭(zhēng)力的薪酬福利;
三、聯(lián)系方式
請(qǐng)應(yīng)聘者以E-mail形式發(fā)送簡(jiǎn)歷，并請(qǐng)?jiān)卩]件主題上注明：姓名+ 應(yīng)聘崗位名稱;
電子郵件地址：liang.chen@ia.ac.cn