筆試時(shí)間：2014年9月24日 晚上18：00-20：00
筆試地點(diǎn)：華中科技大學(xué)研究生活動(dòng)中心主校東七樓一層
一、公司簡(jiǎn)介
Synopsys 公司 是全球的電子設(shè)計(jì)自動(dòng)化 (EDA) 軟件工具廠商，為全球電子市場(chǎng)提供技術(shù)先進(jìn)的集成電路(IC) 設(shè)計(jì)與驗(yàn)證平臺(tái)，致力于復(fù)雜的芯片上系統(tǒng) (SoCs) 的開發(fā)及提供知識(shí)產(chǎn)權(quán)(IP)和設(shè)計(jì)服務(wù)。在中國(guó)，Synopsys已經(jīng)建立了上海、北京、武漢、廈門四個(gè)研發(fā)中心，現(xiàn)有700多位研發(fā)人員。在武漢光谷建立的全新的研發(fā)中心，是中國(guó)目前發(fā)展最快的IP研發(fā)中心，90%以上是碩士博士學(xué)歷的高素質(zhì)人才，是一支年輕有朝氣的團(tuán)隊(duì)!
Synopsys武漢2015年應(yīng)屆生招聘計(jì)劃已正式啟動(dòng)，我們熱忱歡迎全國(guó)各高校2015屆本碩畢業(yè)生加入武漢研發(fā)中心，成為Synopsys一員。
在此校招季節(jié)，我們武漢招聘團(tuán)隊(duì)將來(lái)到華中科技大學(xué)舉行專場(chǎng)筆試，屆時(shí)將與大家見面!
二、招聘崗位
校園招聘職位1：Interface IP ASIC工程師(DDR PHY)
工作地點(diǎn)：武漢
該職位主要負(fù)責(zé)參與Synopsys業(yè)內(nèi)的Interface IP的開發(fā)工作，涉及設(shè)計(jì)和驗(yàn)證各項(xiàng)任務(wù)，具體包括但并不限于RTL代碼設(shè)計(jì)，行為模型提取，驗(yàn)證平臺(tái)開發(fā)維護(hù)，編寫測(cè)試用例，綜合設(shè)計(jì)，時(shí)序檢查，仿真驗(yàn)證，原型驗(yàn)證以及各類文檔編寫工作。
該職位需要與Synopsys全球研發(fā)團(tuán)隊(duì)一起開展項(xiàng)目工作，并對(duì)客戶提供技術(shù)支持服務(wù)。
工作職責(zé)：
深入理解IP設(shè)計(jì)說(shuō)明書
根據(jù)設(shè)計(jì)說(shuō)明書編寫RTL級(jí)行為代碼
參與維護(hù)測(cè)試平臺(tái)并編寫測(cè)試用例
開展電路仿真，通過(guò)開展Debug和結(jié)果分析來(lái)確保設(shè)計(jì)功能
編寫時(shí)序約束文件，完成綜合分析和靜態(tài)時(shí)序檢查
參與門級(jí)仿真和數(shù)?；旌戏抡?BR> 參與設(shè)計(jì)規(guī)格書，驗(yàn)證計(jì)劃等多種文檔編寫和維護(hù)工作
與Synopsys武漢研發(fā)團(tuán)隊(duì)和全球研發(fā)團(tuán)隊(duì)一起開展各項(xiàng)開發(fā)工作
職位要求：
電子相關(guān)專業(yè)碩士學(xué)歷;
具備數(shù)字電路知識(shí)，掌握時(shí)序分析的概念，或具備ASIC驗(yàn)證相關(guān)知識(shí);
了解芯片設(shè)計(jì)的前端流程
熟練運(yùn)用Verilog語(yǔ)言，Perl/Shell/TCL等腳本語(yǔ)言
校園招聘職位2：Digital IP設(shè)計(jì)/驗(yàn)證工程師
工作地點(diǎn)：武漢
Digital IP設(shè)計(jì)工程師將作為新思科技武漢設(shè)計(jì)中心的一員加入到全球設(shè)計(jì)/驗(yàn)證工程師專家團(tuán)隊(duì)，從事IP開發(fā)工作，參與DesignWare產(chǎn)品系列中可合成核開發(fā)工作，包括為Synopsys的IP產(chǎn)品制定規(guī)格要求、建立架構(gòu)、設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)產(chǎn)品化。這些領(lǐng)域?qū)⑸婕癆MBA(AHB、AXI)、DDR、USB3、千兆以太網(wǎng)、多媒體卡和MIPI。
設(shè)計(jì)方面： Digital IP設(shè)計(jì)工程師可利用HDLs(如Verilog和System Verilog)從事系統(tǒng)層和基于RTL的硬件設(shè)計(jì)工作;將使用Lint工具進(jìn)行規(guī)則檢查，將使用工具進(jìn)行綜合和時(shí)序分析;運(yùn)用低功耗技術(shù)及Unified Power Flow進(jìn)行設(shè)計(jì)實(shí)現(xiàn)。
驗(yàn)證方面：Digital IP 驗(yàn)證工程師會(huì)運(yùn)用UVM、VMM等驗(yàn)證方法學(xué)及技術(shù)。驗(yàn)證任務(wù)包括建立驗(yàn)證環(huán)境，或者基于復(fù)雜CRV驗(yàn)證環(huán)境的增強(qiáng)開發(fā)，運(yùn)用OOP語(yǔ)言(如System Verilog)編寫測(cè)試用例， 進(jìn)行仿真和問(wèn)題定位;還包括功能覆蓋率的實(shí)現(xiàn)以及使用行業(yè)標(biāo)準(zhǔn)的仿真工具(如VCS)等。
職位要求：
電氣/電子工程及相關(guān)專業(yè)學(xué)士/碩士學(xué)位
愿意在VLSI領(lǐng)域工作，并且具有很強(qiáng)的數(shù)字設(shè)計(jì)能力;
良好的溝通技巧;
良好的分析、調(diào)試和解決問(wèn)題能力。
校園招聘職位3：數(shù)字后端設(shè)計(jì)工程師
工作地點(diǎn)：武漢
混合信號(hào) IP設(shè)計(jì)部門正在為一個(gè)全職職位尋找一位具有很強(qiáng)上進(jìn)心的專業(yè)人士。職責(zé)包括：布局布線、物理合成、時(shí)鐘樹生成、布線、提取、時(shí)序收斂、DFT、信號(hào)完整性分析等。候選人將參與32nm、28nm及以下工藝的各種混合信號(hào)IP產(chǎn)品和測(cè)試芯片的實(shí)現(xiàn)以及技術(shù)目標(biāo)的重新制定工作。這要求與多個(gè)職能部門(前端、模擬、應(yīng)用等)開展緊密的互動(dòng)和協(xié)作。
職位要求：
擁有從RTL到GDSII的整個(gè)設(shè)計(jì)周期的知識(shí)
渴望成為次微米設(shè)計(jì)的物理實(shí)現(xiàn)流程和方法領(lǐng)域的專家
在高性能數(shù)字設(shè)計(jì)與CAD、高速設(shè)計(jì)、低功耗設(shè)計(jì)、高速時(shí)鐘設(shè)計(jì)與分布、時(shí)序收斂和信號(hào)完整性領(lǐng)域擁有一定的學(xué)術(shù)和實(shí)踐經(jīng)驗(yàn)
具備良好的軟件和腳本編寫技能以及CAD自動(dòng)化設(shè)計(jì)方面的知識(shí)
良好的英語(yǔ)聽說(shuō)、閱讀和寫作能力;
候選人必需能夠遵循所定義的方法和流程，按時(shí)實(shí)現(xiàn)和交付
該職位面向在該領(lǐng)域積累了0-2年工作經(jīng)驗(yàn)的工程師
校園招聘職位4：模擬電路設(shè)計(jì)工程師
工作地點(diǎn)：武漢
你將與一支由不同背景的模擬和數(shù)字電路設(shè)計(jì)師組成的跨職能團(tuán)隊(duì)進(jìn)行合作。我們的工作環(huán)境堪稱一流，擁有一整套IC設(shè)計(jì)工具以及各種內(nèi)部定制工具，并能從經(jīng)驗(yàn)豐富的軟件/CAD團(tuán)隊(duì)獲得技術(shù)支持。
工作職責(zé)：
負(fù)責(zé)根據(jù)已發(fā)布的協(xié)議和標(biāo)準(zhǔn)中的電路規(guī)范設(shè)計(jì)各類創(chuàng)新型模擬和混合信號(hào)集成電路
在上級(jí)的審核和必要監(jiān)督之下，依據(jù)實(shí)踐經(jīng)驗(yàn)和現(xiàn)有電路知識(shí)，選擇或創(chuàng)建電路架構(gòu);
運(yùn)用理論知識(shí)分析和詮釋電路的行為和局限性
使用嚴(yán)格的模擬測(cè)試臺(tái)驗(yàn)證電路性能和各項(xiàng)控制功能;
清晰記錄所有電路信息;
指導(dǎo)、實(shí)施和審核IC 版圖;
工作完成后將接受評(píng)估，以確保各項(xiàng)目標(biāo)得以實(shí)現(xiàn)
該職位將與其他地區(qū)設(shè)計(jì)人員開展協(xié)作
職位要求：
微電子/電子科學(xué)與技術(shù) 碩士學(xué)位
擁有以下至少兩項(xiàng)設(shè)計(jì)經(jīng)驗(yàn)：時(shí)鐘與數(shù)據(jù)恢復(fù)、PLL、發(fā)射器、接收器、頻帶間隙、比較器、放大器，ADC/DAC;
擁有原理圖輸入、IC版圖和SPICE仿真工具的經(jīng)驗(yàn)
熟悉半導(dǎo)體物理知識(shí)，熟悉集成電路制造工藝流程
能夠創(chuàng)造性地解決各種問(wèn)題，具有團(tuán)隊(duì)精神和良好的溝通技巧，并能在全球開發(fā)環(huán)境及多元文化團(tuán)隊(duì)中工作;
良好的英語(yǔ)聽說(shuō)、閱讀和寫作能力;
校園招聘職位5：Layout 工程師
工作地點(diǎn)：武漢
集成電路版圖設(shè)計(jì)工程師是高速模擬集成電路開發(fā)團(tuán)隊(duì)中不可或缺的成員。該職位使用使用EDA工具---Synopsys Custom Design 進(jìn)行全定制模擬芯片的版圖設(shè)計(jì)，使用Synopsys Hercules進(jìn)行版圖物理驗(yàn)證。我們招募理解模擬電子技術(shù)/集成電路設(shè)計(jì)/CMOS工藝,愿意利用所學(xué)的專業(yè)知識(shí)長(zhǎng)期從事版圖設(shè)計(jì)工作的人員加入我們的團(tuán)隊(duì)。
職位要求：
微電子，電子科學(xué)與技術(shù)或者物理相關(guān)專業(yè),本科學(xué)士及以上學(xué)位
熟悉模數(shù)電基礎(chǔ)知識(shí)，半導(dǎo)體物理知識(shí)
熟悉集成電路制造工藝流程和版圖層次
良好的英語(yǔ)聽說(shuō)、閱讀和寫作能力
熟悉各種操作系統(tǒng)，如Linux、Windows XP/Vista
具有團(tuán)隊(duì)精神和良好的溝通技巧，并能在全球開發(fā)環(huán)境及多元文化團(tuán)隊(duì)中工作
熟練使用版圖設(shè)計(jì)及驗(yàn)證EDA工具者優(yōu)先
校園招聘職位6：微處理器設(shè)計(jì)驗(yàn)證工程師
工作地點(diǎn)：武漢
我們整個(gè)團(tuán)隊(duì)專注于為ARC系列32 bit可配置處理器設(shè)計(jì)提供化的硬件IP。我們現(xiàn)正招募優(yōu)秀應(yīng)屆畢業(yè)生加入我們團(tuán)隊(duì)，共同設(shè)計(jì)世界一流的微處理器，幫助我們的客戶開發(fā)高度優(yōu)化、極為精密尖端的的嵌入式設(shè)計(jì)。
開發(fā)和維護(hù)微處理器硬件IP，包括制定規(guī)格要求、設(shè)計(jì)實(shí)現(xiàn)和驗(yàn)證測(cè)試;
不斷優(yōu)化設(shè)計(jì)以提高性能、速度、減小體積和功耗，同時(shí)改進(jìn)驗(yàn)證測(cè)試方案;
與海外的驗(yàn)證、工具、建模和仿真團(tuán)隊(duì)共同協(xié)作，為客戶提供解決方案;
執(zhí)行各種基準(zhǔn)及功能測(cè)試項(xiàng)目，不斷提高產(chǎn)品質(zhì)量;
職位要求：
愿意從事嵌入式處理器或處理器系統(tǒng)設(shè)計(jì)相關(guān)工作的;
具備HDL(硬件描述語(yǔ)言)設(shè)計(jì)，特別是RISC(精簡(jiǎn)指令集計(jì)算機(jī))架構(gòu)知識(shí)的;
了解并熟悉C/C++編程;
了解DSP和多核架構(gòu)者優(yōu)先 ;
熟悉各種工具，如RTL仿真器(如 VCS、IES、Questa;
熟悉各種操作系統(tǒng)，如Linux、Windows XP/Vista;
具有良好的分析能力;
較好的書面與口頭表達(dá)能力，包括：(1)書面及口頭英語(yǔ)表達(dá)能力;(2)撰寫詳細(xì)的項(xiàng)目進(jìn)展報(bào)告;(3)能夠清晰明了向項(xiàng)目團(tuán)隊(duì)展示項(xiàng)目進(jìn)展結(jié)果;
具有電子及相關(guān)專業(yè)本科學(xué)士及以上學(xué)位;
具有團(tuán)隊(duì)精神和良好的溝通技巧，并能在全球開發(fā)環(huán)境及多元文化團(tuán)隊(duì)中工作的;
有較強(qiáng)自我激勵(lì)精神的。
三、聯(lián)系方式
歡迎各位同學(xué)的踴躍參加，請(qǐng)預(yù)先把簡(jiǎn)歷投遞到公司招聘郵箱參加筆試報(bào)名，或聯(lián)系校招聯(lián)系人邵小姐 ytshao@synopsys.com
歡迎關(guān)注Synopsys微信公共號(hào)/騰訊微博： 新思科技招聘，了解最新招聘動(dòng)態(tài)。
簡(jiǎn)歷投遞：
請(qǐng)以“參加筆試_姓名_學(xué)校全稱_專業(yè)_應(yīng)聘職位_武漢”為郵件標(biāo)題，將中英文簡(jiǎn)歷發(fā)送到郵箱：campus@synopsys.com
筆試地點(diǎn)：華中科技大學(xué)研究生活動(dòng)中心主校東七樓一層
一、公司簡(jiǎn)介
Synopsys 公司 是全球的電子設(shè)計(jì)自動(dòng)化 (EDA) 軟件工具廠商，為全球電子市場(chǎng)提供技術(shù)先進(jìn)的集成電路(IC) 設(shè)計(jì)與驗(yàn)證平臺(tái)，致力于復(fù)雜的芯片上系統(tǒng) (SoCs) 的開發(fā)及提供知識(shí)產(chǎn)權(quán)(IP)和設(shè)計(jì)服務(wù)。在中國(guó)，Synopsys已經(jīng)建立了上海、北京、武漢、廈門四個(gè)研發(fā)中心，現(xiàn)有700多位研發(fā)人員。在武漢光谷建立的全新的研發(fā)中心，是中國(guó)目前發(fā)展最快的IP研發(fā)中心，90%以上是碩士博士學(xué)歷的高素質(zhì)人才，是一支年輕有朝氣的團(tuán)隊(duì)!
Synopsys武漢2015年應(yīng)屆生招聘計(jì)劃已正式啟動(dòng)，我們熱忱歡迎全國(guó)各高校2015屆本碩畢業(yè)生加入武漢研發(fā)中心，成為Synopsys一員。
在此校招季節(jié)，我們武漢招聘團(tuán)隊(duì)將來(lái)到華中科技大學(xué)舉行專場(chǎng)筆試，屆時(shí)將與大家見面!
二、招聘崗位
校園招聘職位1：Interface IP ASIC工程師(DDR PHY)
工作地點(diǎn)：武漢
該職位主要負(fù)責(zé)參與Synopsys業(yè)內(nèi)的Interface IP的開發(fā)工作，涉及設(shè)計(jì)和驗(yàn)證各項(xiàng)任務(wù)，具體包括但并不限于RTL代碼設(shè)計(jì)，行為模型提取，驗(yàn)證平臺(tái)開發(fā)維護(hù)，編寫測(cè)試用例，綜合設(shè)計(jì)，時(shí)序檢查，仿真驗(yàn)證，原型驗(yàn)證以及各類文檔編寫工作。
該職位需要與Synopsys全球研發(fā)團(tuán)隊(duì)一起開展項(xiàng)目工作，并對(duì)客戶提供技術(shù)支持服務(wù)。
工作職責(zé)：
深入理解IP設(shè)計(jì)說(shuō)明書
根據(jù)設(shè)計(jì)說(shuō)明書編寫RTL級(jí)行為代碼
參與維護(hù)測(cè)試平臺(tái)并編寫測(cè)試用例
開展電路仿真，通過(guò)開展Debug和結(jié)果分析來(lái)確保設(shè)計(jì)功能
編寫時(shí)序約束文件，完成綜合分析和靜態(tài)時(shí)序檢查
參與門級(jí)仿真和數(shù)?；旌戏抡?BR> 參與設(shè)計(jì)規(guī)格書，驗(yàn)證計(jì)劃等多種文檔編寫和維護(hù)工作
與Synopsys武漢研發(fā)團(tuán)隊(duì)和全球研發(fā)團(tuán)隊(duì)一起開展各項(xiàng)開發(fā)工作
職位要求：
電子相關(guān)專業(yè)碩士學(xué)歷;
具備數(shù)字電路知識(shí)，掌握時(shí)序分析的概念，或具備ASIC驗(yàn)證相關(guān)知識(shí);
了解芯片設(shè)計(jì)的前端流程
熟練運(yùn)用Verilog語(yǔ)言，Perl/Shell/TCL等腳本語(yǔ)言
校園招聘職位2：Digital IP設(shè)計(jì)/驗(yàn)證工程師
工作地點(diǎn)：武漢
Digital IP設(shè)計(jì)工程師將作為新思科技武漢設(shè)計(jì)中心的一員加入到全球設(shè)計(jì)/驗(yàn)證工程師專家團(tuán)隊(duì)，從事IP開發(fā)工作，參與DesignWare產(chǎn)品系列中可合成核開發(fā)工作，包括為Synopsys的IP產(chǎn)品制定規(guī)格要求、建立架構(gòu)、設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)產(chǎn)品化。這些領(lǐng)域?qū)⑸婕癆MBA(AHB、AXI)、DDR、USB3、千兆以太網(wǎng)、多媒體卡和MIPI。
設(shè)計(jì)方面： Digital IP設(shè)計(jì)工程師可利用HDLs(如Verilog和System Verilog)從事系統(tǒng)層和基于RTL的硬件設(shè)計(jì)工作;將使用Lint工具進(jìn)行規(guī)則檢查，將使用工具進(jìn)行綜合和時(shí)序分析;運(yùn)用低功耗技術(shù)及Unified Power Flow進(jìn)行設(shè)計(jì)實(shí)現(xiàn)。
驗(yàn)證方面：Digital IP 驗(yàn)證工程師會(huì)運(yùn)用UVM、VMM等驗(yàn)證方法學(xué)及技術(shù)。驗(yàn)證任務(wù)包括建立驗(yàn)證環(huán)境，或者基于復(fù)雜CRV驗(yàn)證環(huán)境的增強(qiáng)開發(fā)，運(yùn)用OOP語(yǔ)言(如System Verilog)編寫測(cè)試用例， 進(jìn)行仿真和問(wèn)題定位;還包括功能覆蓋率的實(shí)現(xiàn)以及使用行業(yè)標(biāo)準(zhǔn)的仿真工具(如VCS)等。
職位要求：
電氣/電子工程及相關(guān)專業(yè)學(xué)士/碩士學(xué)位
愿意在VLSI領(lǐng)域工作，并且具有很強(qiáng)的數(shù)字設(shè)計(jì)能力;
良好的溝通技巧;
良好的分析、調(diào)試和解決問(wèn)題能力。
校園招聘職位3：數(shù)字后端設(shè)計(jì)工程師
工作地點(diǎn)：武漢
混合信號(hào) IP設(shè)計(jì)部門正在為一個(gè)全職職位尋找一位具有很強(qiáng)上進(jìn)心的專業(yè)人士。職責(zé)包括：布局布線、物理合成、時(shí)鐘樹生成、布線、提取、時(shí)序收斂、DFT、信號(hào)完整性分析等。候選人將參與32nm、28nm及以下工藝的各種混合信號(hào)IP產(chǎn)品和測(cè)試芯片的實(shí)現(xiàn)以及技術(shù)目標(biāo)的重新制定工作。這要求與多個(gè)職能部門(前端、模擬、應(yīng)用等)開展緊密的互動(dòng)和協(xié)作。
職位要求：
擁有從RTL到GDSII的整個(gè)設(shè)計(jì)周期的知識(shí)
渴望成為次微米設(shè)計(jì)的物理實(shí)現(xiàn)流程和方法領(lǐng)域的專家
在高性能數(shù)字設(shè)計(jì)與CAD、高速設(shè)計(jì)、低功耗設(shè)計(jì)、高速時(shí)鐘設(shè)計(jì)與分布、時(shí)序收斂和信號(hào)完整性領(lǐng)域擁有一定的學(xué)術(shù)和實(shí)踐經(jīng)驗(yàn)
具備良好的軟件和腳本編寫技能以及CAD自動(dòng)化設(shè)計(jì)方面的知識(shí)
良好的英語(yǔ)聽說(shuō)、閱讀和寫作能力;
候選人必需能夠遵循所定義的方法和流程，按時(shí)實(shí)現(xiàn)和交付
該職位面向在該領(lǐng)域積累了0-2年工作經(jīng)驗(yàn)的工程師
校園招聘職位4：模擬電路設(shè)計(jì)工程師
工作地點(diǎn)：武漢
你將與一支由不同背景的模擬和數(shù)字電路設(shè)計(jì)師組成的跨職能團(tuán)隊(duì)進(jìn)行合作。我們的工作環(huán)境堪稱一流，擁有一整套IC設(shè)計(jì)工具以及各種內(nèi)部定制工具，并能從經(jīng)驗(yàn)豐富的軟件/CAD團(tuán)隊(duì)獲得技術(shù)支持。
工作職責(zé)：
負(fù)責(zé)根據(jù)已發(fā)布的協(xié)議和標(biāo)準(zhǔn)中的電路規(guī)范設(shè)計(jì)各類創(chuàng)新型模擬和混合信號(hào)集成電路
在上級(jí)的審核和必要監(jiān)督之下，依據(jù)實(shí)踐經(jīng)驗(yàn)和現(xiàn)有電路知識(shí)，選擇或創(chuàng)建電路架構(gòu);
運(yùn)用理論知識(shí)分析和詮釋電路的行為和局限性
使用嚴(yán)格的模擬測(cè)試臺(tái)驗(yàn)證電路性能和各項(xiàng)控制功能;
清晰記錄所有電路信息;
指導(dǎo)、實(shí)施和審核IC 版圖;
工作完成后將接受評(píng)估，以確保各項(xiàng)目標(biāo)得以實(shí)現(xiàn)
該職位將與其他地區(qū)設(shè)計(jì)人員開展協(xié)作
職位要求：
微電子/電子科學(xué)與技術(shù) 碩士學(xué)位
擁有以下至少兩項(xiàng)設(shè)計(jì)經(jīng)驗(yàn)：時(shí)鐘與數(shù)據(jù)恢復(fù)、PLL、發(fā)射器、接收器、頻帶間隙、比較器、放大器，ADC/DAC;
擁有原理圖輸入、IC版圖和SPICE仿真工具的經(jīng)驗(yàn)
熟悉半導(dǎo)體物理知識(shí)，熟悉集成電路制造工藝流程
能夠創(chuàng)造性地解決各種問(wèn)題，具有團(tuán)隊(duì)精神和良好的溝通技巧，并能在全球開發(fā)環(huán)境及多元文化團(tuán)隊(duì)中工作;
良好的英語(yǔ)聽說(shuō)、閱讀和寫作能力;
校園招聘職位5：Layout 工程師
工作地點(diǎn)：武漢
集成電路版圖設(shè)計(jì)工程師是高速模擬集成電路開發(fā)團(tuán)隊(duì)中不可或缺的成員。該職位使用使用EDA工具---Synopsys Custom Design 進(jìn)行全定制模擬芯片的版圖設(shè)計(jì)，使用Synopsys Hercules進(jìn)行版圖物理驗(yàn)證。我們招募理解模擬電子技術(shù)/集成電路設(shè)計(jì)/CMOS工藝,愿意利用所學(xué)的專業(yè)知識(shí)長(zhǎng)期從事版圖設(shè)計(jì)工作的人員加入我們的團(tuán)隊(duì)。
職位要求：
微電子，電子科學(xué)與技術(shù)或者物理相關(guān)專業(yè),本科學(xué)士及以上學(xué)位
熟悉模數(shù)電基礎(chǔ)知識(shí)，半導(dǎo)體物理知識(shí)
熟悉集成電路制造工藝流程和版圖層次
良好的英語(yǔ)聽說(shuō)、閱讀和寫作能力
熟悉各種操作系統(tǒng)，如Linux、Windows XP/Vista
具有團(tuán)隊(duì)精神和良好的溝通技巧，并能在全球開發(fā)環(huán)境及多元文化團(tuán)隊(duì)中工作
熟練使用版圖設(shè)計(jì)及驗(yàn)證EDA工具者優(yōu)先
校園招聘職位6：微處理器設(shè)計(jì)驗(yàn)證工程師
工作地點(diǎn)：武漢
我們整個(gè)團(tuán)隊(duì)專注于為ARC系列32 bit可配置處理器設(shè)計(jì)提供化的硬件IP。我們現(xiàn)正招募優(yōu)秀應(yīng)屆畢業(yè)生加入我們團(tuán)隊(duì)，共同設(shè)計(jì)世界一流的微處理器，幫助我們的客戶開發(fā)高度優(yōu)化、極為精密尖端的的嵌入式設(shè)計(jì)。
開發(fā)和維護(hù)微處理器硬件IP，包括制定規(guī)格要求、設(shè)計(jì)實(shí)現(xiàn)和驗(yàn)證測(cè)試;
不斷優(yōu)化設(shè)計(jì)以提高性能、速度、減小體積和功耗，同時(shí)改進(jìn)驗(yàn)證測(cè)試方案;
與海外的驗(yàn)證、工具、建模和仿真團(tuán)隊(duì)共同協(xié)作，為客戶提供解決方案;
執(zhí)行各種基準(zhǔn)及功能測(cè)試項(xiàng)目，不斷提高產(chǎn)品質(zhì)量;
職位要求：
愿意從事嵌入式處理器或處理器系統(tǒng)設(shè)計(jì)相關(guān)工作的;
具備HDL(硬件描述語(yǔ)言)設(shè)計(jì)，特別是RISC(精簡(jiǎn)指令集計(jì)算機(jī))架構(gòu)知識(shí)的;
了解并熟悉C/C++編程;
了解DSP和多核架構(gòu)者優(yōu)先 ;
熟悉各種工具，如RTL仿真器(如 VCS、IES、Questa;
熟悉各種操作系統(tǒng)，如Linux、Windows XP/Vista;
具有良好的分析能力;
較好的書面與口頭表達(dá)能力，包括：(1)書面及口頭英語(yǔ)表達(dá)能力;(2)撰寫詳細(xì)的項(xiàng)目進(jìn)展報(bào)告;(3)能夠清晰明了向項(xiàng)目團(tuán)隊(duì)展示項(xiàng)目進(jìn)展結(jié)果;
具有電子及相關(guān)專業(yè)本科學(xué)士及以上學(xué)位;
具有團(tuán)隊(duì)精神和良好的溝通技巧，并能在全球開發(fā)環(huán)境及多元文化團(tuán)隊(duì)中工作的;
有較強(qiáng)自我激勵(lì)精神的。
三、聯(lián)系方式
歡迎各位同學(xué)的踴躍參加，請(qǐng)預(yù)先把簡(jiǎn)歷投遞到公司招聘郵箱參加筆試報(bào)名，或聯(lián)系校招聯(lián)系人邵小姐 ytshao@synopsys.com
歡迎關(guān)注Synopsys微信公共號(hào)/騰訊微博： 新思科技招聘，了解最新招聘動(dòng)態(tài)。
簡(jiǎn)歷投遞：
請(qǐng)以“參加筆試_姓名_學(xué)校全稱_專業(yè)_應(yīng)聘職位_武漢”為郵件標(biāo)題，將中英文簡(jiǎn)歷發(fā)送到郵箱：campus@synopsys.com