一、公司簡介
京微雅格(北京)科技有限公司是可配置應用(CAPoC, Configurable Application Platform on Chip)技術的首創(chuàng)者和，致力于為系統(tǒng)制造商提供高集成度、高靈活性、高性價比的可編程邏輯器件、可重構微處理器及相關軟件設計工具。 憑借自主研發(fā)的現(xiàn)場可編程(FP，F(xiàn)ield Programmable)和掩膜可編程(MP，Mask Programmable) 以及嵌入式微處理器、控制器和數(shù)模接口邏輯等方面的先進技術，京微雅格創(chuàng)新的CAP系列芯片不僅幫助客戶大大縮短了產品上市時間，提高產品設計靈活度和加強產品性能差異性，而且通過攤薄高額流片費用降低了客戶進入市場的成本。京微雅格提供的可配置通用設計平臺，配合高效的EDA軟件及可重復配置的IP模塊，可被廣泛運用于CAP芯片設計，以全面增強系統(tǒng)供應商的競爭力。 公司提供基于CAP技術的芯片、解決方案設計服務，相關EDA軟件產品以及技術支持服務。公司以CAP為核心產品，該可配置應用平臺能夠在設計靈活性、低成本、更小的系統(tǒng)體積以及更快的研制周期方面給應用設計者、系統(tǒng)集成者以及最終產品帶來巨大附加價值。 京微雅格植根中國，面向世界，以推動“中國創(chuàng)造、中國制造”的核心器件、通用芯片與基礎軟件發(fā)展為己任，組建了一支經驗豐富的技術精英團隊，立志為中國信息產業(yè)發(fā)展架橋鋪路，做出卓越貢獻。
二、需求崗位及招聘要求
面向對象：
電子工程、微電子、計算機、軟件、集成電路等相關專業(yè)學士及以上學位應屆畢業(yè)生
招聘崗位：
(一)IC設計類
(1)IC定制/模擬電路設計工程師
工作內容
1. 負責模擬/定制電路模塊的設計;
2. 包括電路設計，仿真，版圖規(guī)劃和布局并指導版圖設計，提供模型，及芯片的調試等。
職位要求：
1.E.E碩士學歷，具有扎實的CMOS基礎知識;
2. 具有良好的分析問題，解決問題能力及團隊合作意識;
3. 熟練使用主要的EDA工具，如virtuoso,hspice,hsim,spectre等;
4. 良好的中英文交流及文檔書寫能力
5. 做過以下設計：高速IO，SRAM，標準單元庫，LDO/charge-pump等;
需求人數(shù)：4人
(2)IC 前端設計/驗證工程師
工作內容：
1. 了解常見FPGA芯片的架構，參與FPGA的架構設計和驗證。
2. 生成ARCH文件以描述FPGA架構。
3. 完成相應的文檔。
職位要求：
1. 電子、通信類專業(yè)，碩士研究生以上學歷;
2. 熟悉常見FPGA芯片的架構，并有相關項目經驗;
3. 精通verilog語言，對電路時序分析有一定了解;
4. 掌握至少一種腳本語言，精通perl語言者優(yōu)先。
需求人數(shù)：2人
(3)IC 前端設計/驗證工程師
工作內容：
1. 模塊級rtl設計，并完成單元仿真。
2. IP集成，實現(xiàn)IP的design集成和系統(tǒng)仿真環(huán)境移植。
3. 系統(tǒng)集成，參與系統(tǒng)仿真。
職位要求：
1. 精通verilog語言. 獨立完成verilogmodule design，擁有良好編程習慣和coding style
2. 對synthesis、sta、dft等有一定了解
3. 熟悉system_verilog等驗證語言，能夠獨立完成模塊級verification，承擔系統(tǒng)級verification的一部分。
需求人數(shù)：2人
(4)模擬版圖設計
工作內容：
模擬模塊版圖設計
崗位要求：
微電子專業(yè)碩士研究生以上學歷
需求人數(shù)：2人
(5) 數(shù)字版圖設計
工作內容：
數(shù)字模塊 P&R
崗位要求：
微電子專業(yè)碩士研究生以上學歷
需求人數(shù)：2人
(二)軟件開發(fā)類
(1) 軟件建模工程師
工作內容：
1. 參與FPGA子模塊的建模
2. 參與FPGA復雜模塊的軟件設計規(guī)范定義，建模和Bring Up測試
3. 撰寫相關FPGA子模塊的軟件特性文檔
4. 參與軟件模型庫的生成，管理和維護
崗位要求：
1. 碩士及以上學歷，電子、通信、計算機相關專業(yè)
2. 扎實的數(shù)字電路基礎，熟練掌握Verilog/VHDL語言
3. 熟練掌握腳本語言如Tcl，Perl者優(yōu)先
4. 有System Verilog/SystemC建模經驗者優(yōu)先
5. 良好的英語閱讀和寫作能力
需求人數(shù)：2人
(2)綜合前端開發(fā)工程師
工作內容：
1. RTL綜合前端的代碼維護與定期更新
2. bug的追蹤與管理
3. 代碼數(shù)據(jù)結構的整理與轉換
4. Macro宏的提取
5. 編譯選項的整理與調試
6. Message定制
崗位要求：
1. 碩士及以上學歷，計算機相關專業(yè)
2. 熟練掌握C/C++編程語言
3. 熟悉Verilog、VHDL語言者優(yōu)先
需求人數(shù)：1人
(3)RTL 設計工程師
工作內容：
1. 了解客戶需求，編寫或修改RTL級設計，給出仿真激勵，完善設計功能，提出 解決方案;
2. 熟悉FPGA的 綜合，映射，布局布線原理，能根據(jù)現(xiàn)象反饋到各個步驟;
3. 調試并重點解決功能及時序問題。
崗位要求：
1. 碩士研究生以上學歷，具有相關項目經驗者優(yōu)先;
2. 精通FPGA應 用系統(tǒng)開發(fā)，熟練掌握Verilog HDL/VHDL語 言、設計仿真流程;
3. 熟悉板級調試，有板級設計經驗者優(yōu)先;
需求人數(shù)：1人
(4)Router SW Engineer
工作內容：
1. 開發(fā)面向超大規(guī)模FPGA芯片的布線算法;
2. 現(xiàn)有布線算法的升級及維護;
3.軟件文檔編寫;
崗位要求：
1. 計算機或相關專業(yè)，重點大學本科以上學歷;
2. 熟練掌握C/C++語言;
3. 熟悉Microsoft VisualStudio, GCC, GDB等開發(fā)工具;
4.熟悉VPR，或有EDA背景者優(yōu)先;
需求人數(shù)：1人
(5) GUI SW Engineer
工作內容：
1. 軟件代碼編寫，開發(fā)相關模塊
2. 軟件系統(tǒng)維護
3. 軟件設計文檔編寫
職位要求：
1. 熟悉C++語言，能熟練使用Visual Studio等編程工具
2. 了解面向對象設計思想
3. 了解Qt者優(yōu)先
4. 了解python者優(yōu)先
5. 了解Verilog者優(yōu)先
5. 研究生學歷，計算機相關專業(yè)
6. 具有較強學習能力，做事細致認真，有耐心
需求人數(shù)：1人
(6)QA SW Engineer
Job Description:
-Work within a team of QA engineers to perform regular and release
regression/QoRtesting, and evaluate software for supporting field
programmableproducts on both Linux and Windows platforms.
-Maintain and develop environments to do efficient and round-the-clock
automatedregression and QoR test.
-Work closely with software developers to understand functionality of
individualcomponents and entire flows.
-Work with software engineers to monitor the development and release
process.
Qualification:
-B.S. or M.S in computer science, electrical engineering, or other
engineeringor science areas.
Familiar with common scripting languages, such as shell script, Tcl,
Python.
Familiar with Linux scripting environment. Knowledge and experience of
Windowsplatform is a plus.
Knowledge and experience of software release process and quality
controlis desirable but not required.
Verilog knowledge and experience of FPGA software and hardware is a plus.
Good communication skills. Can read and write technical document in
Englishclearly. Fluency in spoken English is a plus.
需求人數(shù)：1人
(7)Timing Software Engineer
Qualifications:
NewGraduate Master or Ph.D. in Computer Science or Electrical Engineering.
Description:
Developand maintain FPGA software for timing analysis and delay calculation.
Requirements:
Fluentin C/C++ programming.
Familiarwith data structure and basic algorithms.
Knowledgein FPGA systems is a plus.
Knowledgein EDA software development is a plus.
Knowledgein timing analysis or delay calculation is a plus.
需求人數(shù)：2人
(8)Placement SW Engineer
Qualifications:
NewGraduate Master or Ph.D. in Computer Science or Electrical Engineering.
Description:
Developand maintain FPGA software for placement.
Requirements:
Fluentin C/C++ programming.
Familiarwith data structure and basic algorithms.
Knowledgein FPGA architecture is a plus.
Knowledgein EDA software development is a plus.
Knowledgein placement algorithm is a plus.
需求人數(shù)：1人
三、宣講行程
宣講院校: 北京郵電大學(2015年10月29日)
北京航空航天大學(2015年10月30日)
詳細信息可在兩校的就業(yè)信息網上查詢。
四、簡歷投遞
簡歷命名為“姓名+畢業(yè)院校+專業(yè)+IC設計or軟件類+具體崗位”
發(fā)送至： campus@capital-micro.com
五、聯(lián)系方式
北京市海淀區(qū)學院路30號 科大天工大廈B座20層
咨詢電話：010-62660566轉8933
京微雅格(北京)科技有限公司是可配置應用(CAPoC, Configurable Application Platform on Chip)技術的首創(chuàng)者和，致力于為系統(tǒng)制造商提供高集成度、高靈活性、高性價比的可編程邏輯器件、可重構微處理器及相關軟件設計工具。 憑借自主研發(fā)的現(xiàn)場可編程(FP，F(xiàn)ield Programmable)和掩膜可編程(MP，Mask Programmable) 以及嵌入式微處理器、控制器和數(shù)模接口邏輯等方面的先進技術，京微雅格創(chuàng)新的CAP系列芯片不僅幫助客戶大大縮短了產品上市時間，提高產品設計靈活度和加強產品性能差異性，而且通過攤薄高額流片費用降低了客戶進入市場的成本。京微雅格提供的可配置通用設計平臺，配合高效的EDA軟件及可重復配置的IP模塊，可被廣泛運用于CAP芯片設計，以全面增強系統(tǒng)供應商的競爭力。 公司提供基于CAP技術的芯片、解決方案設計服務，相關EDA軟件產品以及技術支持服務。公司以CAP為核心產品，該可配置應用平臺能夠在設計靈活性、低成本、更小的系統(tǒng)體積以及更快的研制周期方面給應用設計者、系統(tǒng)集成者以及最終產品帶來巨大附加價值。 京微雅格植根中國，面向世界，以推動“中國創(chuàng)造、中國制造”的核心器件、通用芯片與基礎軟件發(fā)展為己任，組建了一支經驗豐富的技術精英團隊，立志為中國信息產業(yè)發(fā)展架橋鋪路，做出卓越貢獻。
二、需求崗位及招聘要求
面向對象：
電子工程、微電子、計算機、軟件、集成電路等相關專業(yè)學士及以上學位應屆畢業(yè)生
招聘崗位：
(一)IC設計類
(1)IC定制/模擬電路設計工程師
工作內容
1. 負責模擬/定制電路模塊的設計;
2. 包括電路設計，仿真，版圖規(guī)劃和布局并指導版圖設計，提供模型，及芯片的調試等。
職位要求：
1.E.E碩士學歷，具有扎實的CMOS基礎知識;
2. 具有良好的分析問題，解決問題能力及團隊合作意識;
3. 熟練使用主要的EDA工具，如virtuoso,hspice,hsim,spectre等;
4. 良好的中英文交流及文檔書寫能力
5. 做過以下設計：高速IO，SRAM，標準單元庫，LDO/charge-pump等;
需求人數(shù)：4人
(2)IC 前端設計/驗證工程師
工作內容：
1. 了解常見FPGA芯片的架構，參與FPGA的架構設計和驗證。
2. 生成ARCH文件以描述FPGA架構。
3. 完成相應的文檔。
職位要求：
1. 電子、通信類專業(yè)，碩士研究生以上學歷;
2. 熟悉常見FPGA芯片的架構，并有相關項目經驗;
3. 精通verilog語言，對電路時序分析有一定了解;
4. 掌握至少一種腳本語言，精通perl語言者優(yōu)先。
需求人數(shù)：2人
(3)IC 前端設計/驗證工程師
工作內容：
1. 模塊級rtl設計，并完成單元仿真。
2. IP集成，實現(xiàn)IP的design集成和系統(tǒng)仿真環(huán)境移植。
3. 系統(tǒng)集成，參與系統(tǒng)仿真。
職位要求：
1. 精通verilog語言. 獨立完成verilogmodule design，擁有良好編程習慣和coding style
2. 對synthesis、sta、dft等有一定了解
3. 熟悉system_verilog等驗證語言，能夠獨立完成模塊級verification，承擔系統(tǒng)級verification的一部分。
需求人數(shù)：2人
(4)模擬版圖設計
工作內容：
模擬模塊版圖設計
崗位要求：
微電子專業(yè)碩士研究生以上學歷
需求人數(shù)：2人
(5) 數(shù)字版圖設計
工作內容：
數(shù)字模塊 P&R
崗位要求：
微電子專業(yè)碩士研究生以上學歷
需求人數(shù)：2人
(二)軟件開發(fā)類
(1) 軟件建模工程師
工作內容：
1. 參與FPGA子模塊的建模
2. 參與FPGA復雜模塊的軟件設計規(guī)范定義，建模和Bring Up測試
3. 撰寫相關FPGA子模塊的軟件特性文檔
4. 參與軟件模型庫的生成，管理和維護
崗位要求：
1. 碩士及以上學歷，電子、通信、計算機相關專業(yè)
2. 扎實的數(shù)字電路基礎，熟練掌握Verilog/VHDL語言
3. 熟練掌握腳本語言如Tcl，Perl者優(yōu)先
4. 有System Verilog/SystemC建模經驗者優(yōu)先
5. 良好的英語閱讀和寫作能力
需求人數(shù)：2人
(2)綜合前端開發(fā)工程師
工作內容：
1. RTL綜合前端的代碼維護與定期更新
2. bug的追蹤與管理
3. 代碼數(shù)據(jù)結構的整理與轉換
4. Macro宏的提取
5. 編譯選項的整理與調試
6. Message定制
崗位要求：
1. 碩士及以上學歷，計算機相關專業(yè)
2. 熟練掌握C/C++編程語言
3. 熟悉Verilog、VHDL語言者優(yōu)先
需求人數(shù)：1人
(3)RTL 設計工程師
工作內容：
1. 了解客戶需求，編寫或修改RTL級設計，給出仿真激勵，完善設計功能，提出 解決方案;
2. 熟悉FPGA的 綜合，映射，布局布線原理，能根據(jù)現(xiàn)象反饋到各個步驟;
3. 調試并重點解決功能及時序問題。
崗位要求：
1. 碩士研究生以上學歷，具有相關項目經驗者優(yōu)先;
2. 精通FPGA應 用系統(tǒng)開發(fā)，熟練掌握Verilog HDL/VHDL語 言、設計仿真流程;
3. 熟悉板級調試，有板級設計經驗者優(yōu)先;
需求人數(shù)：1人
(4)Router SW Engineer
工作內容：
1. 開發(fā)面向超大規(guī)模FPGA芯片的布線算法;
2. 現(xiàn)有布線算法的升級及維護;
3.軟件文檔編寫;
崗位要求：
1. 計算機或相關專業(yè)，重點大學本科以上學歷;
2. 熟練掌握C/C++語言;
3. 熟悉Microsoft VisualStudio, GCC, GDB等開發(fā)工具;
4.熟悉VPR，或有EDA背景者優(yōu)先;
需求人數(shù)：1人
(5) GUI SW Engineer
工作內容：
1. 軟件代碼編寫，開發(fā)相關模塊
2. 軟件系統(tǒng)維護
3. 軟件設計文檔編寫
職位要求：
1. 熟悉C++語言，能熟練使用Visual Studio等編程工具
2. 了解面向對象設計思想
3. 了解Qt者優(yōu)先
4. 了解python者優(yōu)先
5. 了解Verilog者優(yōu)先
5. 研究生學歷，計算機相關專業(yè)
6. 具有較強學習能力，做事細致認真，有耐心
需求人數(shù)：1人
(6)QA SW Engineer
Job Description:
-Work within a team of QA engineers to perform regular and release
regression/QoRtesting, and evaluate software for supporting field
programmableproducts on both Linux and Windows platforms.
-Maintain and develop environments to do efficient and round-the-clock
automatedregression and QoR test.
-Work closely with software developers to understand functionality of
individualcomponents and entire flows.
-Work with software engineers to monitor the development and release
process.
Qualification:
-B.S. or M.S in computer science, electrical engineering, or other
engineeringor science areas.
Familiar with common scripting languages, such as shell script, Tcl,
Python.
Familiar with Linux scripting environment. Knowledge and experience of
Windowsplatform is a plus.
Knowledge and experience of software release process and quality
controlis desirable but not required.
Verilog knowledge and experience of FPGA software and hardware is a plus.
Good communication skills. Can read and write technical document in
Englishclearly. Fluency in spoken English is a plus.
需求人數(shù)：1人
(7)Timing Software Engineer
Qualifications:
NewGraduate Master or Ph.D. in Computer Science or Electrical Engineering.
Description:
Developand maintain FPGA software for timing analysis and delay calculation.
Requirements:
Fluentin C/C++ programming.
Familiarwith data structure and basic algorithms.
Knowledgein FPGA systems is a plus.
Knowledgein EDA software development is a plus.
Knowledgein timing analysis or delay calculation is a plus.
需求人數(shù)：2人
(8)Placement SW Engineer
Qualifications:
NewGraduate Master or Ph.D. in Computer Science or Electrical Engineering.
Description:
Developand maintain FPGA software for placement.
Requirements:
Fluentin C/C++ programming.
Familiarwith data structure and basic algorithms.
Knowledgein FPGA architecture is a plus.
Knowledgein EDA software development is a plus.
Knowledgein placement algorithm is a plus.
需求人數(shù)：1人
三、宣講行程
宣講院校: 北京郵電大學(2015年10月29日)
北京航空航天大學(2015年10月30日)
詳細信息可在兩校的就業(yè)信息網上查詢。
四、簡歷投遞
簡歷命名為“姓名+畢業(yè)院校+專業(yè)+IC設計or軟件類+具體崗位”
發(fā)送至： campus@capital-micro.com
五、聯(lián)系方式
北京市海淀區(qū)學院路30號 科大天工大廈B座20層
咨詢電話：010-62660566轉8933