一、公司簡(jiǎn)介
京微雅格(北京)科技有限公司是可配置應(yīng)用(CAPoC, Configurable Application Platform on Chip)技術(shù)的首創(chuàng)者和，致力于為系統(tǒng)制造商提供高集成度、高靈活性、高性價(jià)比的可編程邏輯器件、可重構(gòu)微處理器及相關(guān)軟件設(shè)計(jì)工具。 憑借自主研發(fā)的現(xiàn)場(chǎng)可編程(FP，F(xiàn)ield Programmable)和掩膜可編程(MP，Mask Programmable) 以及嵌入式微處理器、控制器和數(shù)模接口邏輯等方面的先進(jìn)技術(shù)，京微雅格創(chuàng)新的CAP系列芯片不僅幫助客戶大大縮短了產(chǎn)品上市時(shí)間，提高產(chǎn)品設(shè)計(jì)靈活度和加強(qiáng)產(chǎn)品性能差異性，而且通過(guò)攤薄高額流片費(fèi)用降低了客戶進(jìn)入市場(chǎng)的成本。京微雅格提供的可配置通用設(shè)計(jì)平臺(tái)，配合高效的EDA軟件及可重復(fù)配置的IP模塊，可被廣泛運(yùn)用于CAP芯片設(shè)計(jì)，以全面增強(qiáng)系統(tǒng)供應(yīng)商的競(jìng)爭(zhēng)力。 公司提供基于CAP技術(shù)的芯片、解決方案設(shè)計(jì)服務(wù)，相關(guān)EDA軟件產(chǎn)品以及技術(shù)支持服務(wù)。公司以CAP為核心產(chǎn)品，該可配置應(yīng)用平臺(tái)能夠在設(shè)計(jì)靈活性、低成本、更小的系統(tǒng)體積以及更快的研制周期方面給應(yīng)用設(shè)計(jì)者、系統(tǒng)集成者以及最終產(chǎn)品帶來(lái)巨大附加價(jià)值。 京微雅格植根中國(guó)，面向世界，以推動(dòng)“中國(guó)創(chuàng)造、中國(guó)制造”的核心器件、通用芯片與基礎(chǔ)軟件發(fā)展為己任，組建了一支經(jīng)驗(yàn)豐富的技術(shù)精英團(tuán)隊(duì)，立志為中國(guó)信息產(chǎn)業(yè)發(fā)展架橋鋪路，做出卓越貢獻(xiàn)。
二、需求崗位及招聘要求
面向?qū)ο螅?BR> 電子工程、微電子、計(jì)算機(jī)、軟件、集成電路等相關(guān)專業(yè)學(xué)士及以上學(xué)位應(yīng)屆畢業(yè)生
招聘崗位：
(一)IC設(shè)計(jì)類
(1)IC定制/模擬電路設(shè)計(jì)工程師
工作內(nèi)容
1. 負(fù)責(zé)模擬/定制電路模塊的設(shè)計(jì);
2. 包括電路設(shè)計(jì)，仿真，版圖規(guī)劃和布局并指導(dǎo)版圖設(shè)計(jì)，提供模型，及芯片的調(diào)試等。
職位要求：
1.E.E碩士學(xué)歷，具有扎實(shí)的CMOS基礎(chǔ)知識(shí);
2. 具有良好的分析問題，解決問題能力及團(tuán)隊(duì)合作意識(shí);
3. 熟練使用主要的EDA工具，如virtuoso,hspice,hsim,spectre等;
4. 良好的中英文交流及文檔書寫能力
5. 做過(guò)以下設(shè)計(jì)：高速IO，SRAM，標(biāo)準(zhǔn)單元庫(kù)，LDO/charge-pump等;
需求人數(shù)：4人
(2)IC 前端設(shè)計(jì)/驗(yàn)證工程師
工作內(nèi)容：
1. 了解常見FPGA芯片的架構(gòu)，參與FPGA的架構(gòu)設(shè)計(jì)和驗(yàn)證。
2. 生成ARCH文件以描述FPGA架構(gòu)。
3. 完成相應(yīng)的文檔。
職位要求：
1. 電子、通信類專業(yè)，碩士研究生以上學(xué)歷;
2. 熟悉常見FPGA芯片的架構(gòu)，并有相關(guān)項(xiàng)目經(jīng)驗(yàn);
3. 精通verilog語(yǔ)言，對(duì)電路時(shí)序分析有一定了解;
4. 掌握至少一種腳本語(yǔ)言，精通perl語(yǔ)言者優(yōu)先。
需求人數(shù)：2人
(3)IC 前端設(shè)計(jì)/驗(yàn)證工程師
工作內(nèi)容：
1. 模塊級(jí)rtl設(shè)計(jì)，并完成單元仿真。
2. IP集成，實(shí)現(xiàn)IP的design集成和系統(tǒng)仿真環(huán)境移植。
3. 系統(tǒng)集成，參與系統(tǒng)仿真。
職位要求：
1. 精通verilog語(yǔ)言. 獨(dú)立完成verilogmodule design，擁有良好編程習(xí)慣和coding style
2. 對(duì)synthesis、sta、dft等有一定了解
3. 熟悉system_verilog等驗(yàn)證語(yǔ)言，能夠獨(dú)立完成模塊級(jí)verification，承擔(dān)系統(tǒng)級(jí)verification的一部分。
需求人數(shù)：2人
(4)模擬版圖設(shè)計(jì)
工作內(nèi)容：
模擬模塊版圖設(shè)計(jì)
崗位要求：
微電子專業(yè)碩士研究生以上學(xué)歷
需求人數(shù)：2人
(5) 數(shù)字版圖設(shè)計(jì)
工作內(nèi)容：
數(shù)字模塊 P&R
崗位要求：
微電子專業(yè)碩士研究生以上學(xué)歷
需求人數(shù)：2人
(二)軟件開發(fā)類
(1) 軟件建模工程師
工作內(nèi)容：
1. 參與FPGA子模塊的建模
2. 參與FPGA復(fù)雜模塊的軟件設(shè)計(jì)規(guī)范定義，建模和Bring Up測(cè)試
3. 撰寫相關(guān)FPGA子模塊的軟件特性文檔
4. 參與軟件模型庫(kù)的生成，管理和維護(hù)
崗位要求：
1. 碩士及以上學(xué)歷，電子、通信、計(jì)算機(jī)相關(guān)專業(yè)
2. 扎實(shí)的數(shù)字電路基礎(chǔ)，熟練掌握Verilog/VHDL語(yǔ)言
3. 熟練掌握腳本語(yǔ)言如Tcl，Perl者優(yōu)先
4. 有System Verilog/SystemC建模經(jīng)驗(yàn)者優(yōu)先
5. 良好的英語(yǔ)閱讀和寫作能力
需求人數(shù)：2人
(2)綜合前端開發(fā)工程師
工作內(nèi)容：
1. RTL綜合前端的代碼維護(hù)與定期更新
2. bug的追蹤與管理
3. 代碼數(shù)據(jù)結(jié)構(gòu)的整理與轉(zhuǎn)換
4. Macro宏的提取
5. 編譯選項(xiàng)的整理與調(diào)試
6. Message定制
崗位要求：
1. 碩士及以上學(xué)歷，計(jì)算機(jī)相關(guān)專業(yè)
2. 熟練掌握C/C++編程語(yǔ)言
3. 熟悉Verilog、VHDL語(yǔ)言者優(yōu)先
需求人數(shù)：1人
(3)RTL 設(shè)計(jì)工程師
工作內(nèi)容：
1. 了解客戶需求，編寫或修改RTL級(jí)設(shè)計(jì)，給出仿真激勵(lì)，完善設(shè)計(jì)功能，提出 解決方案;
2. 熟悉FPGA的 綜合，映射，布局布線原理，能根據(jù)現(xiàn)象反饋到各個(gè)步驟;
3. 調(diào)試并重點(diǎn)解決功能及時(shí)序問題。
崗位要求：
1. 碩士研究生以上學(xué)歷，具有相關(guān)項(xiàng)目經(jīng)驗(yàn)者優(yōu)先;
2. 精通FPGA應(yīng) 用系統(tǒng)開發(fā)，熟練掌握Verilog HDL/VHDL語(yǔ) 言、設(shè)計(jì)仿真流程;
3. 熟悉板級(jí)調(diào)試，有板級(jí)設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;
需求人數(shù)：1人
(4)Router SW Engineer
工作內(nèi)容：
1. 開發(fā)面向超大規(guī)模FPGA芯片的布線算法;
2. 現(xiàn)有布線算法的升級(jí)及維護(hù);
3.軟件文檔編寫;
崗位要求：
1. 計(jì)算機(jī)或相關(guān)專業(yè)，重點(diǎn)大學(xué)本科以上學(xué)歷;
2. 熟練掌握C/C++語(yǔ)言;
3. 熟悉Microsoft VisualStudio, GCC, GDB等開發(fā)工具;
4.熟悉VPR，或有EDA背景者優(yōu)先;
需求人數(shù)：1人
(5) GUI SW Engineer
工作內(nèi)容：
1. 軟件代碼編寫，開發(fā)相關(guān)模塊
2. 軟件系統(tǒng)維護(hù)
3. 軟件設(shè)計(jì)文檔編寫
職位要求：
1. 熟悉C++語(yǔ)言，能熟練使用Visual Studio等編程工具
2. 了解面向?qū)ο笤O(shè)計(jì)思想
3. 了解Qt者優(yōu)先
4. 了解python者優(yōu)先
5. 了解Verilog者優(yōu)先
5. 研究生學(xué)歷，計(jì)算機(jī)相關(guān)專業(yè)
6. 具有較強(qiáng)學(xué)習(xí)能力，做事細(xì)致認(rèn)真，有耐心
需求人數(shù)：1人
(6)QA SW Engineer
Job Description:
-Work within a team of QA engineers to perform regular and release
regression/QoRtesting, and evaluate software for supporting field
programmableproducts on both Linux and Windows platforms.
-Maintain and develop environments to do efficient and round-the-clock
automatedregression and QoR test.
-Work closely with software developers to understand functionality of
individualcomponents and entire flows.
-Work with software engineers to monitor the development and release
process.
Qualification:
-B.S. or M.S in computer science, electrical engineering, or other
engineeringor science areas.
Familiar with common scripting languages, such as shell script, Tcl,
Python.
Familiar with Linux scripting environment. Knowledge and experience of
Windowsplatform is a plus.
Knowledge and experience of software release process and quality
controlis desirable but not required.
Verilog knowledge and experience of FPGA software and hardware is a plus.
Good communication skills. Can read and write technical document in
Englishclearly. Fluency in spoken English is a plus.
需求人數(shù)：1人
(7)Timing Software Engineer
Qualifications:
NewGraduate Master or Ph.D. in Computer Science or Electrical Engineering.
Description:
Developand maintain FPGA software for timing analysis and delay calculation.
Requirements:
Fluentin C/C++ programming.
Familiarwith data structure and basic algorithms.
Knowledgein FPGA systems is a plus.
Knowledgein EDA software development is a plus.
Knowledgein timing analysis or delay calculation is a plus.
需求人數(shù)：2人
(8)Placement SW Engineer
Qualifications:
NewGraduate Master or Ph.D. in Computer Science or Electrical Engineering.
Description:
Developand maintain FPGA software for placement.
Requirements:
Fluentin C/C++ programming.
Familiarwith data structure and basic algorithms.
Knowledgein FPGA architecture is a plus.
Knowledgein EDA software development is a plus.
Knowledgein placement algorithm is a plus.
需求人數(shù)：1人
三、宣講行程
宣講院校: 北京郵電大學(xué)(2015年10月29日)
北京航空航天大學(xué)(2015年10月30日)
詳細(xì)信息可在兩校的就業(yè)信息網(wǎng)上查詢。
四、簡(jiǎn)歷投遞
簡(jiǎn)歷命名為“姓名+畢業(yè)院校+專業(yè)+IC設(shè)計(jì)or軟件類+具體崗位”
發(fā)送至： campus@capital-micro.com
五、聯(lián)系方式
北京市海淀區(qū)學(xué)院路30號(hào) 科大天工大廈B座20層
咨詢電話：010-62660566轉(zhuǎn)8933
京微雅格(北京)科技有限公司是可配置應(yīng)用(CAPoC, Configurable Application Platform on Chip)技術(shù)的首創(chuàng)者和，致力于為系統(tǒng)制造商提供高集成度、高靈活性、高性價(jià)比的可編程邏輯器件、可重構(gòu)微處理器及相關(guān)軟件設(shè)計(jì)工具。 憑借自主研發(fā)的現(xiàn)場(chǎng)可編程(FP，F(xiàn)ield Programmable)和掩膜可編程(MP，Mask Programmable) 以及嵌入式微處理器、控制器和數(shù)模接口邏輯等方面的先進(jìn)技術(shù)，京微雅格創(chuàng)新的CAP系列芯片不僅幫助客戶大大縮短了產(chǎn)品上市時(shí)間，提高產(chǎn)品設(shè)計(jì)靈活度和加強(qiáng)產(chǎn)品性能差異性，而且通過(guò)攤薄高額流片費(fèi)用降低了客戶進(jìn)入市場(chǎng)的成本。京微雅格提供的可配置通用設(shè)計(jì)平臺(tái)，配合高效的EDA軟件及可重復(fù)配置的IP模塊，可被廣泛運(yùn)用于CAP芯片設(shè)計(jì)，以全面增強(qiáng)系統(tǒng)供應(yīng)商的競(jìng)爭(zhēng)力。 公司提供基于CAP技術(shù)的芯片、解決方案設(shè)計(jì)服務(wù)，相關(guān)EDA軟件產(chǎn)品以及技術(shù)支持服務(wù)。公司以CAP為核心產(chǎn)品，該可配置應(yīng)用平臺(tái)能夠在設(shè)計(jì)靈活性、低成本、更小的系統(tǒng)體積以及更快的研制周期方面給應(yīng)用設(shè)計(jì)者、系統(tǒng)集成者以及最終產(chǎn)品帶來(lái)巨大附加價(jià)值。 京微雅格植根中國(guó)，面向世界，以推動(dòng)“中國(guó)創(chuàng)造、中國(guó)制造”的核心器件、通用芯片與基礎(chǔ)軟件發(fā)展為己任，組建了一支經(jīng)驗(yàn)豐富的技術(shù)精英團(tuán)隊(duì)，立志為中國(guó)信息產(chǎn)業(yè)發(fā)展架橋鋪路，做出卓越貢獻(xiàn)。
二、需求崗位及招聘要求
面向?qū)ο螅?BR> 電子工程、微電子、計(jì)算機(jī)、軟件、集成電路等相關(guān)專業(yè)學(xué)士及以上學(xué)位應(yīng)屆畢業(yè)生
招聘崗位：
(一)IC設(shè)計(jì)類
(1)IC定制/模擬電路設(shè)計(jì)工程師
工作內(nèi)容
1. 負(fù)責(zé)模擬/定制電路模塊的設(shè)計(jì);
2. 包括電路設(shè)計(jì)，仿真，版圖規(guī)劃和布局并指導(dǎo)版圖設(shè)計(jì)，提供模型，及芯片的調(diào)試等。
職位要求：
1.E.E碩士學(xué)歷，具有扎實(shí)的CMOS基礎(chǔ)知識(shí);
2. 具有良好的分析問題，解決問題能力及團(tuán)隊(duì)合作意識(shí);
3. 熟練使用主要的EDA工具，如virtuoso,hspice,hsim,spectre等;
4. 良好的中英文交流及文檔書寫能力
5. 做過(guò)以下設(shè)計(jì)：高速IO，SRAM，標(biāo)準(zhǔn)單元庫(kù)，LDO/charge-pump等;
需求人數(shù)：4人
(2)IC 前端設(shè)計(jì)/驗(yàn)證工程師
工作內(nèi)容：
1. 了解常見FPGA芯片的架構(gòu)，參與FPGA的架構(gòu)設(shè)計(jì)和驗(yàn)證。
2. 生成ARCH文件以描述FPGA架構(gòu)。
3. 完成相應(yīng)的文檔。
職位要求：
1. 電子、通信類專業(yè)，碩士研究生以上學(xué)歷;
2. 熟悉常見FPGA芯片的架構(gòu)，并有相關(guān)項(xiàng)目經(jīng)驗(yàn);
3. 精通verilog語(yǔ)言，對(duì)電路時(shí)序分析有一定了解;
4. 掌握至少一種腳本語(yǔ)言，精通perl語(yǔ)言者優(yōu)先。
需求人數(shù)：2人
(3)IC 前端設(shè)計(jì)/驗(yàn)證工程師
工作內(nèi)容：
1. 模塊級(jí)rtl設(shè)計(jì)，并完成單元仿真。
2. IP集成，實(shí)現(xiàn)IP的design集成和系統(tǒng)仿真環(huán)境移植。
3. 系統(tǒng)集成，參與系統(tǒng)仿真。
職位要求：
1. 精通verilog語(yǔ)言. 獨(dú)立完成verilogmodule design，擁有良好編程習(xí)慣和coding style
2. 對(duì)synthesis、sta、dft等有一定了解
3. 熟悉system_verilog等驗(yàn)證語(yǔ)言，能夠獨(dú)立完成模塊級(jí)verification，承擔(dān)系統(tǒng)級(jí)verification的一部分。
需求人數(shù)：2人
(4)模擬版圖設(shè)計(jì)
工作內(nèi)容：
模擬模塊版圖設(shè)計(jì)
崗位要求：
微電子專業(yè)碩士研究生以上學(xué)歷
需求人數(shù)：2人
(5) 數(shù)字版圖設(shè)計(jì)
工作內(nèi)容：
數(shù)字模塊 P&R
崗位要求：
微電子專業(yè)碩士研究生以上學(xué)歷
需求人數(shù)：2人
(二)軟件開發(fā)類
(1) 軟件建模工程師
工作內(nèi)容：
1. 參與FPGA子模塊的建模
2. 參與FPGA復(fù)雜模塊的軟件設(shè)計(jì)規(guī)范定義，建模和Bring Up測(cè)試
3. 撰寫相關(guān)FPGA子模塊的軟件特性文檔
4. 參與軟件模型庫(kù)的生成，管理和維護(hù)
崗位要求：
1. 碩士及以上學(xué)歷，電子、通信、計(jì)算機(jī)相關(guān)專業(yè)
2. 扎實(shí)的數(shù)字電路基礎(chǔ)，熟練掌握Verilog/VHDL語(yǔ)言
3. 熟練掌握腳本語(yǔ)言如Tcl，Perl者優(yōu)先
4. 有System Verilog/SystemC建模經(jīng)驗(yàn)者優(yōu)先
5. 良好的英語(yǔ)閱讀和寫作能力
需求人數(shù)：2人
(2)綜合前端開發(fā)工程師
工作內(nèi)容：
1. RTL綜合前端的代碼維護(hù)與定期更新
2. bug的追蹤與管理
3. 代碼數(shù)據(jù)結(jié)構(gòu)的整理與轉(zhuǎn)換
4. Macro宏的提取
5. 編譯選項(xiàng)的整理與調(diào)試
6. Message定制
崗位要求：
1. 碩士及以上學(xué)歷，計(jì)算機(jī)相關(guān)專業(yè)
2. 熟練掌握C/C++編程語(yǔ)言
3. 熟悉Verilog、VHDL語(yǔ)言者優(yōu)先
需求人數(shù)：1人
(3)RTL 設(shè)計(jì)工程師
工作內(nèi)容：
1. 了解客戶需求，編寫或修改RTL級(jí)設(shè)計(jì)，給出仿真激勵(lì)，完善設(shè)計(jì)功能，提出 解決方案;
2. 熟悉FPGA的 綜合，映射，布局布線原理，能根據(jù)現(xiàn)象反饋到各個(gè)步驟;
3. 調(diào)試并重點(diǎn)解決功能及時(shí)序問題。
崗位要求：
1. 碩士研究生以上學(xué)歷，具有相關(guān)項(xiàng)目經(jīng)驗(yàn)者優(yōu)先;
2. 精通FPGA應(yīng) 用系統(tǒng)開發(fā)，熟練掌握Verilog HDL/VHDL語(yǔ) 言、設(shè)計(jì)仿真流程;
3. 熟悉板級(jí)調(diào)試，有板級(jí)設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;
需求人數(shù)：1人
(4)Router SW Engineer
工作內(nèi)容：
1. 開發(fā)面向超大規(guī)模FPGA芯片的布線算法;
2. 現(xiàn)有布線算法的升級(jí)及維護(hù);
3.軟件文檔編寫;
崗位要求：
1. 計(jì)算機(jī)或相關(guān)專業(yè)，重點(diǎn)大學(xué)本科以上學(xué)歷;
2. 熟練掌握C/C++語(yǔ)言;
3. 熟悉Microsoft VisualStudio, GCC, GDB等開發(fā)工具;
4.熟悉VPR，或有EDA背景者優(yōu)先;
需求人數(shù)：1人
(5) GUI SW Engineer
工作內(nèi)容：
1. 軟件代碼編寫，開發(fā)相關(guān)模塊
2. 軟件系統(tǒng)維護(hù)
3. 軟件設(shè)計(jì)文檔編寫
職位要求：
1. 熟悉C++語(yǔ)言，能熟練使用Visual Studio等編程工具
2. 了解面向?qū)ο笤O(shè)計(jì)思想
3. 了解Qt者優(yōu)先
4. 了解python者優(yōu)先
5. 了解Verilog者優(yōu)先
5. 研究生學(xué)歷，計(jì)算機(jī)相關(guān)專業(yè)
6. 具有較強(qiáng)學(xué)習(xí)能力，做事細(xì)致認(rèn)真，有耐心
需求人數(shù)：1人
(6)QA SW Engineer
Job Description:
-Work within a team of QA engineers to perform regular and release
regression/QoRtesting, and evaluate software for supporting field
programmableproducts on both Linux and Windows platforms.
-Maintain and develop environments to do efficient and round-the-clock
automatedregression and QoR test.
-Work closely with software developers to understand functionality of
individualcomponents and entire flows.
-Work with software engineers to monitor the development and release
process.
Qualification:
-B.S. or M.S in computer science, electrical engineering, or other
engineeringor science areas.
Familiar with common scripting languages, such as shell script, Tcl,
Python.
Familiar with Linux scripting environment. Knowledge and experience of
Windowsplatform is a plus.
Knowledge and experience of software release process and quality
controlis desirable but not required.
Verilog knowledge and experience of FPGA software and hardware is a plus.
Good communication skills. Can read and write technical document in
Englishclearly. Fluency in spoken English is a plus.
需求人數(shù)：1人
(7)Timing Software Engineer
Qualifications:
NewGraduate Master or Ph.D. in Computer Science or Electrical Engineering.
Description:
Developand maintain FPGA software for timing analysis and delay calculation.
Requirements:
Fluentin C/C++ programming.
Familiarwith data structure and basic algorithms.
Knowledgein FPGA systems is a plus.
Knowledgein EDA software development is a plus.
Knowledgein timing analysis or delay calculation is a plus.
需求人數(shù)：2人
(8)Placement SW Engineer
Qualifications:
NewGraduate Master or Ph.D. in Computer Science or Electrical Engineering.
Description:
Developand maintain FPGA software for placement.
Requirements:
Fluentin C/C++ programming.
Familiarwith data structure and basic algorithms.
Knowledgein FPGA architecture is a plus.
Knowledgein EDA software development is a plus.
Knowledgein placement algorithm is a plus.
需求人數(shù)：1人
三、宣講行程
宣講院校: 北京郵電大學(xué)(2015年10月29日)
北京航空航天大學(xué)(2015年10月30日)
詳細(xì)信息可在兩校的就業(yè)信息網(wǎng)上查詢。
四、簡(jiǎn)歷投遞
簡(jiǎn)歷命名為“姓名+畢業(yè)院校+專業(yè)+IC設(shè)計(jì)or軟件類+具體崗位”
發(fā)送至： campus@capital-micro.com
五、聯(lián)系方式
北京市海淀區(qū)學(xué)院路30號(hào) 科大天工大廈B座20層
咨詢電話：010-62660566轉(zhuǎn)8933